5G 通过引入载波聚合、大规模天线技术(massive MIMO)以及利用毫米波(mmWave)频谱范围的高级调制和高带宽信道提高吞吐量,推动移动和汽车应用的速度、带宽和数据吞吐量大幅提升。这一现状大幅增加了基带、基础架构和应用处理器技术的复杂程度,形成了对新型创新 IP 的需求,以期解决这一复杂性问题。  Synopsys 的 DesignWare® IP 产品组合提供了可靠的解决方案,从高速模拟前端到先进 FinFET 技术和处理解决方案中采用的久经验证的接口 IP,可满足前沿的 5G 芯片组设计的需求。

复杂基带处理

经过优化的高效处理器可增加每个周期完成的工作量,从而降低功耗 

  • ARC HSxD:CPU + DSP 组合架构和多核控制运行;高效连接硬件加速器 
  • ASIP Designer:可编程的任务优化型芯核/加速器。功耗极低、尺寸极小、计算吞吐量高
  • ARC VPX:  带有ISA优化的大位宽SIMD/VLIW 处理器助力通信算法和机器学习

高速 AFE

模拟前端以极低的功耗提供千兆赫级信道带宽支持。模块化 5G AFE 支持:

  • 不同的 MIMO 排列
  • 处理超大的 5G 信道和载波聚合
  • 直接射频转换实现 RFIC 简化
  • 集成到 SoC 中实现更低功耗和 BOM 成本
  • 拥有处理高 QAM 要求的高性能
  • 300 多种移动和无线设计

高性能、可信接口 IP

提供高性能 5G 设计所需的 22-nm 到 7-nm 规格

带有硬件信任根的安全 IP

在可靠的环境中完成安全协议加速:

示例应用